Senior Ingenieur Wafertest EWS Testchips

Über die Position

Als Senior Ingenieur Wafertest EWS Testchips sind Sie verantwortlich für die Bereitstellung von Test- und Charakterisierungslösungen für SRAM‑ und weitere Testchips, um einen schnellen Technologietransfer sowie die Optimierung von Zuverlässigkeit, Qualität und Ausbeute zu ermöglichen. Sie leiten Transfer‑ und Entwicklungsprojekte, steuern die Entwicklung von Wafer‑Test‑Programmen und unterstützen die Serienfertigung.

Hauptaufgaben

• Entwicklung und Transfer von Wafer‑Test‑Programmen für Testchips von der Testentwicklung bis zur Fertigung in Dresden.
• Erstellung und Modifikation von Testprogrammen zur Technologie‑ und Zuverlässigkeitscharakterisierung.
• Analyse von Testergebnissen, elektrische Fehlersuche und Ableitung von Optimierungsmaßnahmen.
• Zusammenarbeit mit Fachabteilungen zur Anpassung von Testbedingungen, Technologie und Design.
• Ansprechpartner für die Serienfertigung bei Zuverlässigkeits‑, Qualitäts‑ und Ausbeuteoptimierung.

Anforderungsprofil

• Abgeschlossenes technisches Hochschulstudium (Elektrotechnik, Informationstechnik, Physik o. Ä.).
• Mehrjährige Erfahrung im PCM‑ oder Wafer‑Test bzw. in der Charakterisierung von Halbleiterbauelementen.
• Teamfähigkeit, Belastbarkeit, Kommunikationsstärke und ausgeprägtes Qualitätsbewusstsein.
• Sehr gute Deutsch‑ und Englischkenntnisse in Wort und Schrift.

Erforderliche Kenntnisse

• Gute Kenntnisse der analogen und digitalen Schaltungstechnik.
• Grundlegendes Verständnis aktueller ASIC‑ und MEMS‑Technologien.
• Erfahrung in der Prüfprogrammierung und statistischen Analysemethoden.
• Programmierkenntnisse in Python und C/C++.